【財訊快報／記者李純君報導】矽智財（IP）供應商M31(6643)與超低功耗邊緣AI 半導體解決方案廠商Ambiq，於台積電北美開放創新平台論壇（TSMC North America OIP Forum）共同宣布，雙方合作開發並推出一套基於台積電N12e製程的超低功耗 Foundation IP（基礎IP）解決方案。

M31提到，此方案為整合經最佳化的SPSRAM記憶體編譯器與專為Ambiq平台需求共同開發的超低漏電標準元件庫，可協助IC設計客戶在AIoT、穿戴式裝置及其他「常時運作」（Always-on）邊緣應用中，滿足日益嚴苛的功耗與面積預算要求。

隨著SoC持續導入常時運作與嵌入式智慧功能，對功耗的要求日益嚴苛，同時晶片面積限制與投片時程也更趨緊湊。此方案採用台積電N12e製程，提供可快速整合導入的 Foundation IP，在提升能源效率的同時兼顧所需運算效能，以滿足AIoT與邊緣運算等應用需求。

本次Foundation IP內容包含一套台積電N12e ULL（超低漏電）SPSRAM記憶體編譯器，目標在極低漏電的前提下，同時提供高密度、高效能與面積最佳化，並整合備援機制、電源閘控及內建自我測試等關鍵低功耗功能。該編譯器透過電路設計與實體佈局的深度協同最佳化，在相同的記憶體巨集占用面積下，可同時支援高效能與超低功耗兩種操作模式。

在低功耗模式下，其雙電源軌架構可在近臨界電壓周邊電壓條件下達到接近500 MHz的運作頻率，並將VCCA資料保��模式下的漏電控制在僅約為bit-cell總保留漏電（Total bit-cell retention leakage）的1.05-1.1倍。目前初步導入的記憶體實例已展現優異的PPA成效，完整編譯器仍持續開發中。

與記憶體編譯器相輔相成的是，M31提供的台積電N12e標準元件庫。該元件庫係專為Ambiq平台需求而開發，透過與Ambiq的設計層級協作，結合其cascade-style低功耗方法與M31在電路與實體佈局上的創新，約可節省50%的漏電功耗。

此套Foundation IP旨在加速新世代常時感測與邊緣智慧的應用導入，可協助客戶縮短設計週期、加快上市時程，以超低漏電設計強化能源效率，並透過協助縮小晶片面積與降低重新設計成本，提升整體成本效益。

Ambiq創辦人暨技術長Scott Hanson表示：「能源效率必須從SoC的基礎元件就開始著手，尤其當邊緣裝置逐步承載更複雜的AI工作負載。我們與M31的合作結合雙方在低功耗設計的專長，並為我們在台積電N12e製程上的次世代核心平台提供關鍵技術基礎。」

M31副總Jayanta Lahiri表示：「客戶在追求前所未有的能效與面積目標的同時，仍需確保足夠的運算效能與即時反應。透過將我們的高效率記憶體編譯器與專為Ambiq平台需求打造、並於台積電N12e製程上與Ambiq協同最佳化的標準元件庫相結合，我們可提供更務實、易於導入的Foundation IP解決方案，協助客戶達成具挑戰性的PPA目標。」