【時報-台北電】隨著AI技術快速滲透半導體設計流程，電子設計自動化（EDA）工具正迎來關鍵轉型期。從生成式AI到代理式AI（Agentic AI），晶片設計流程大幅自動化，不僅縮短開發周期，並開始重塑IC設計產業的人力結構。

　業界普遍認為，未來「用AI設計AI晶片」將成為主流，如後段的設計驗證（Verification）已逐漸導入AI，業界也擔憂，AI協助開發，恐將帶來職缺的減少，近期半導體產業亦傳出晶片大廠將進行嚴格的業績評估（Review）機制以達降本增效。

　尚未大舉進軍AI領域之晶片業者恐首當其衝。法人從市值消長分析，瑞昱、聯詠傳統消費IC巨頭已跌出台灣前50大，彎道超車的則是與CSP大廠高度連動的ASIC業者世芯-KY、創意等。

　EDA業者分析，先進製程下首次設計成功率僅約14％，驗證流程成為最大瓶頸；透過AI導入，過去需數周完成的驗證工作，現可縮短至數小時，部分流程生產力甚至提升10至50倍。

　西門子目標透過AI加速運算、強化建模，以及可跨工具協作的AI代理系統，將原本普遍長達24個月的晶片設計周期，壓縮至9至12個月。

　Cadence推出ChipStack AI「Super Agent」，可自動完成設計程式撰寫、驗證、測試與除錯等流程，透過多個「虛擬工程師」協同運作。

　換言之，AI工具的推出已能取代部分重複性高的工作。不過，晶片業者也指出，晶片設計複雜度提升、IP（矽智財）研發等工作仍仰賴大量半導體人才；然受到晶圓代工、國際晶片大廠的虹吸效應影響，晶片設計人才其實是更加稀缺。

　業界人士認為，未來IC設計公司的核心競爭力，將從工程師數量轉向AI 工具整合能力與系統架構創新能力；能夠有效導入AI設計流程、並快速推出差異化產品的業者，才有機會在新一輪競爭中脫穎而出。

　AI正全面改寫晶片設計產業邏輯。EDA工具從輔助角色升級為核心引擎，設計流程從人工密集走向高度自動化，並同步引發人力結構重整；對台灣IC設計公司而言，不僅是一場效率革命，更是競爭模式的重構。(新聞來源 : 工商時報一張珈睿／台北報導)