【時報-台北電】華為近年提出的LogicFolding（邏輯折疊）3D堆疊晶片架構，雖可縮短訊號傳輸路徑、降低部分功耗，但半導體業界專家指出，最棘手的散熱問題仍難根治，恐成擴大技術應用的主要障礙。

　此前，華為公布測試數據顯示，LogicFolding重新組織電路後，單一功能區塊的時脈緩衝器由約4.36萬個降至1.9萬個，減幅逾50％；部分設計關鍵路徑縮短達70％，整體訊號路徑平均縮短約20％。

　但高功耗邏輯電路垂直堆疊後，單位體積功率密度升高，內部邏輯層距離散熱結構更遠，容易形成局部熱點，過熱可能迫使晶片降壓、降頻，抵銷部分性能提升。

　專家認為，若兩個甚至更多高功耗邏輯層重疊，散熱限制可能成為性能提升瓶頸；而華為自身也已將散熱列為LogicFolding進一步發展的核心挑戰。

　目前首款搭載LogicFolding技術的量產晶片麒麟9050 Pro是外界觀察這項技術實際表現的案例之一，大陸科技平台近日陸續公布相關遊戲實測數據，其中《原神》接近滿幀時功耗約3.9W、機身溫度45.4至46.1℃，未出現溫度失控，退出遊戲後也能快速降溫。

　陸媒分析，LogicFolding透過3D堆疊縮短訊號路徑，同等性能下CPU功耗降低41％、GPU降低58％，有助從源頭減少發熱。

　不過，手機實測不代表技術大規模應用，華為半導體掌門人何庭波先前坦言，垂直堆疊會帶來散熱問題，若未來用於資料中心等AI算力場景，挑戰將更加劇烈。市場調研專家也認為，相關製程可能面臨熱限制、封裝複雜度及良率問題，擴展到AI資料中心應用是「終極試金石」。

　華為目前正探索金剛石散熱層、微型液冷通道等方案，以強化熱傳導。

　同時，華為終端BG董事長余承東近日透露，大陸也正研發EUV曝光機，科研團隊及產業正全力攻關；而現階段國產晶片量產仍主要依靠已實現國產化的DUV曝光機。(新聞來源 : 工商時報一高陸／綜合報導)